内容 | ダウンロード |
OPUSER(V,XP) プロジェクトエクスプローラ(一覧) | |
OPUSERイン/アンインストール、ライセンスマネージャイン/アンインストール |
オームの法則、分圧回路と DC スイープ解析、トランジスタの3つの端子(E,C,B)依存の確認と消費電力、コンデンサの充電 、周波数特性の確認、オペアンプ 非反転増幅回路、低周波数増幅回路、論理回路シミュレーション、デジタルシミュレーション、PCB 設計・ガーバーエクスポート・部品表作成 | |
Introduction to VHDL in OPUSER: Creating Schematics diagrams from VHDL,creating MixedMode/Edspice simulator models. |
|
Full Adder VHDL code |
EDSPICE Simulation Manual (English Version ) Simulation HandBook. (University of Kerala India, Trivandrum) |
OPUSER V 活用ガイド | |
OPUSER V 操作ガイド | |
OPUSER V 新機能について |
基板にビットマップ・ロゴ挿入 | |
ベタ面の出力:ベタを含んだパターンのガーバーデータを出力 | |
ベタ面の接続チェック、クリーンアップ | |
メタルマスクデータ作成・出力 | |
ガーバーデータ出力 | |
部品実装データの出力 | |
その他のデータ出力 | |
Idfデータ出力 |